TSMC рассчитывает сократить площадь ячейки SRAM на техпроцессе A14 до менее 0,017 мкм², сообщает DigiTimes. Это оценка самой компании.
Это более чем на 19 % меньше, чем у N5: с его освоения площадь не опускалась ниже 0,021 мкм². В N3 и N2 ячейка 6T почти не менялась, а 5-нм чипы пошли в серию в 2020 году — A14 может закончить почти восьмилетнюю стагнацию.
Относительно N2 A14 даст плотность транзисторов на 20 % выше, скорость переключения на 10–15 % выше либо энергопотребление на 30 % ниже при том же быстродействии.
У Intel 18A площадь ячейки SRAM — в пределах 0,021 мкм², Samsung Electronics свои данные не раскрывает. Если цифры подтвердятся, TSMC окажется впереди как минимум одного из двух ближайших конкурентов.
Серийное производство по A14 TSMC планирует начать в 2028 году.